岗位职责：1、负责DRAM阵列架构（Cell Array/Wordline/Bitline/Sense amplifier）和外围控制电路（Row/Column decoder, Sense amplifiers control）的全定制电路设计。2、负责标准化及定制化的DRAM阵列架构开发及优化。3、row/column redundancy相关电路设计4、负责Refresh & Row Hammer相关电路设计。5、负责DRAM Array DFT相关模块的设计，配合测试工程师完成进行失效分析与改进，提升产品的良率。6、配合并指导版图工程师对关键区域进行布局与优化。7、输出阵列相关的设计文档及报告。

任职要求：1、教育背景： 微电子、集成电路、电子工程、物理电子学等相关专业，硕士及以上学历。2、工作经验： 5年以上DRAM（DDR3/4, LPDDR4/5）、SRAM或其他存储器（如RRAM, MRAM等）阵列设计经验。